从7nm到5nm，从5nm到3nm，半导体行业从未停止对先进技术的追求。2022年，当台积电宣布成功量产3nm finfet技术时，1nm开始一步步逼近。
掌握先进的技术意味着更高的性能和顶尖的技术。从3纳米到1纳米，技术挑战就像一道天然屏障。所以1nm对于行业来说也是充满诱惑的。
01
1nm，永不忘记
R&D和生产过程需要大量的资源。一方面，技术积累，如晶体管架构、材料选择、制造工艺等，需要解决难题。另一方面，也需要强大的资金、人才和设备。众所周知，从5nm到3nm，生产成本翻了一倍。不是每个人都有资格追求1nm。从28nm跳到1nm的差距绝对令人望而却步。
我们来看看目前有野心追求1nm的机构和企业。
最新消息是日本计划与法国合作开发1nm工艺半导体。具体来说，日本芯片制造商Rapidus和东京大学将与法国半导体研究所Leti合作，共同开发新一代半导体设计的基础技术，电路线宽为1nm。
法国CEA-Leti成立于1967年，其前身是曾(Grenoble Nuclear Research Center)于1957年成立。在芯片的研发过程中，CEA-leti也有很多重要的里程碑，比如它是推动绝缘体上硅场效应晶体管(FD-SOI)技术的重要推动者之一。
日本芯片厂商Rapidus应该大家都不陌生。这家企业成立得很晚——2022年8月，集结了8家日企和日本政府提供的700亿日元。一旦建立，目标是在四年内大规模生产2纳米芯片。当时与IBM建立战略合作关系，走向2nm。不过目前日本最先进的工艺还是在45nm。所以日本能否通过这场“豪赌”从45nm跨越到2nm，还是业界比较期待的。
现在看来，日本的野心不止于2nm，还想向1nm的目标迈进。合作方式是Rapidus与东京大学、Leti研究所的人员交流和基础研究共享。Leti将探索新的晶体管结构，而Rapidus和其他日本合作伙伴将派遣科学家评估和测试原型。
2021年，IBM推出全球首款2nm芯片，采用GAA环绕栅晶体管技术，一时震惊业界。从历史上看，IBM用了不到四年的时间从5纳米发展到2纳米。2nm之后，IBM自然转移到了1nm。在2022年底的IEDM大会上，IBM展示了其接入1nm及以上的技术:interconnection 3.0和VTFET。
今年5月，Imec公布了1nm以下晶体管的路线图，其中1nm等于10埃。此外，在6月，Imec表示，它已经与阿斯麦签署了一项重要协议，共同开发1纳米以下的芯片。阿斯麦将提供最新型号0.55naev，TWINSCAN EXE:5200，这是开发2nm和1nm工艺的关键，以及最新型号0.33Naev Twinscan NXE: 3800。
企业方面，台积电作为唯一能够成功实现3nm量产的晶圆厂，也很早就开始研究1nm。台积电已经选择了其新的1纳米工厂的位置，位于龙潭公园的竹科。从进度来看，如果一切顺利，朱克龙潭园区三期将于2026年年中可供厂商建厂，这意味着台积电的1nm工厂最快可于2026年开工，2027年试生产，2028年量产。其实这也符合Imec预测的1nm以下路线图。
资料来源:IMEC
芯片龙头英特尔同样无法抵挡1nm的诱惑。从工艺节点来看，英特尔目前准备将Intel 4用于流星湖处理器和Granite Rapids，下一步将是Intel 3，它将使用EUV光刻技术实现更大的模块化，PPW将提高到18%。英特尔最新的工艺是20A和18A。英特尔20A最初被称为英特尔1，但因为英特尔希望“更好地唤起下一个创新时代”，所以被命名为20A。
现在的问题是:如何实现1nm的未来？
02
2D材料
寻找合适的晶体管结构和合适的晶体管材料，实现1纳米工艺的几何结构，仍然是一个很好的方向。非硅材料的使用有利于制造非常微小的晶体管——小到1纳米。
2019年，IMEC在IEEE大会上演示了2D材料可以实现1nm以下的工艺节点。那时，IMEC已经证明了具有微小特征尺寸的金属氧化物半导体场效应晶体管可以为晶体管的极端尺寸缩小开辟一条道路，其尺寸远远低于硅器件的短沟道效应。
MoS2是一种二维材料，这意味着它可以以稳定的形式生长，厚度只有一个原子，最重要的是，它具有这个尺度的原子精度。
来自麻省理工学院、南洋理工大学和台积电的研究人员发现，二维材料和半金属铋(Bi)的结合可以实现极低的电阻，并克服实现1纳米芯片的挑战。
台积电还宣布，它在2D材料方面取得了突破，接近1纳米。2022年，台积电、麻省理工学院和南洋理工大学联合发表了一篇论文，描述了金属引起的导电间隙带来的制造挑战，以及单层技术如何受到这些金属引起的间隙的影响。
本文建议使用后过渡金属铋和一些半导体单层过渡金属二硫化物来减小间隙尺寸，从而制作出比以前小得多的2D晶体管。在实验中，台积电尝试了各种低电阻半导体材料，如二硫化钼(MoS2)、二硫化钨(WS2)和硒化钨(WSe2)。
03
改变铜(Cu)互连
在计算机芯片中，半导体元件之间的连线称为互连。简单来说，互连就是芯片中晶体管、存储器、处理单元和其他组件之间的电流流动方式。如果互连的传输更有效，芯片的效率会更高。
在1997年之前，人们经常使用铝互连。后来，IBM发现了更有效的铜互连。铜线的导电电阻比铝线低40%左右，也就是说加工速度提高了15%左右。在过去的几十年里，这种巨大的变化导致铜成为互连的行业标准。
现在，铜互联也开始遇到瓶颈。铜互连总是需要阻挡衬垫材料来形成适当的布线结构。随着器件的缩小，铜线和焊盘材料的可用空间变得越来越小。
目前，业界一直在寻找其他金属来替代铜互连。
碳纳米管(CNT)、单层石墨烯(SLG)、少层石墨烯(FLG)与其他相关互连材料(钨(W)、铜(Cu)、钌(Ru))的性能比较资料来源:IMEC。
IBM:使用钌
IBM正在寻找的方法是使用钌。钌可以延伸到1纳米及以上的节点，它仍然是一种有效的导体，因此不需要焊盘，这有助于节省空间。通过减成图案形成的钌也可以用于新的互连集成方案，称为顶部通孔集成。在这种情况下，互连通路形成在导电线的顶部，而不是在导电线的下面，因此允许为最关键的互连层形成连续的导电线和自对准通路。此外，这种顶部过孔集成牢固地形成了嵌入式空气间隙，从而降低了互连的寄生电容，这也将有助于实现更快和更低功耗的芯片。IBM研究人员使用极紫外光刻(EUV)双图案在现有机器上创建测试结构，结果表明可以实现突破。
台积电IMEC:使用石墨烯
与IBM不同，台积电试图将石墨烯用于多层布线。
人们对石墨烯互联应用感兴趣并不奇怪。石墨烯表现出高的本征载流子迁移率(高达200，000 cm2·V-1s-1)和大的载流容量(高达108A/cm2)。此外，石墨烯具有高导热性和抗电迁移的竞争性鲁棒性。还可以做成原子厚度，有助于降低厚度对RC延迟的影响。
台积电说，当制作不同宽度的互连原型并将其电阻与铜互连进行比较时，发现宽度为15纳米或更小的石墨烯互连的电阻率低于铜互连的电阻率。石墨烯的接触电阻率也比铜低四个数量级。将金属离子嵌入石墨烯可以改善互连的电学性能，使其成为下一代互连的有前途的材料。
IMEC认为，石墨烯和金属的混合结构非常有希望成为1纳米的候选材料。此外，IMEC也在考虑将钌(Ru)作为铜互连的替代品。
04
更改设备架构
如上所述，IBM为1nm所做的努力不仅包括钌互连，还包括VTFET架构。IBM认为，使用VTFET，晶体管组件是垂直堆叠而不是水平堆叠，这是自计算机时代诞生以来设计芯片的标准。这大大增加了单个芯片上可以安装的晶体管数量，就像摩天大楼城市的人口密度远高于联排别墅郊区一样。IBM的研究表明，VTFET设计的规模可以远远超过IBM Research在2021年首次推出的最先进的2纳米节点纳米片设计的性能。
IMEC认为能够超越2nm的器件架构是Forksheet架构。新的forksheet器件架构是GAA纳米片器件的自然演变，它允许走线高度从5T扩展到4.3T，同时仍然提供性能增益。或者，通过叉形板设计，可用空间可用于增加板宽度，从而进一步提高驱动电流。
该图侧面的四个结构都是CFET的变体:imec。
另一方面，英特尔认为它可以使用最新形式的GAA FET堆叠CFET FET架构。这种架构的集成度进一步提高。将N型和P型MOS元件堆叠在一起，可以堆叠8个纳米片，是RibbonFET的两倍。目前，英特尔正在研究两种类型的CFET:单片和顺序。然而，英特尔的CFET架构并不是独立提出的，而是与IMEC机构长期合作的结果。
05
摘要
在科技的世界里，1nm无疑是一个非常吸引人的存在。然而，正如我们在文章中提到的，1nm技术潜力巨大，但也带来了许多挑战。
对于许多公司和研究机构来说，1nm可能代表着技术的“圣杯”。它不仅是一个物理极限，也是一个巨大的商机。例如，1nm晶体管将带来更快的处理器、更小的存储单元、更高效的能量存储等等。
通往1nm的道路可以说是复杂而曲折的。从工业角度来看，这些学术突破可能不会很快用于商用芯片生产。毕竟3nm芯片的良率似乎还是个问题。从3nm到1nm，如何延续摩尔定律，我们期待更深入的探索，以克服1nm技术面临的巨大挑战。"